2003BT™ シリコン検出器用プリアンプ
2003BT型電荷感度FET入力プリアンプは、受動イオン注入プレーナシリコン（PIPS®）検出器や従来のシリコン表面障壁型（SSB）検出器などのシリコン検出器で最適な性能を発揮するように設計されています。
2003BT型電荷感度FET入力プリアンプは、受動イオン注入プレーナシリコン（PIPS®）検出器や従来のシリコン表面障壁型（SSB）検出器などのシリコン検出器で最適な性能を発揮するように設計されています。
特長
- 低ノイズ設計：2.8keV未満（Si：0pF）
- 高チャージレート：最大4.5x106MeV/秒
- FET入力、ダイオード保護
- ポール/ゼロ選択または無効化
- 最大±2000Vdcまでの高電圧動作
Description
2004型電荷感応型FET入力プリアンプは、低キャパシタンスと高キャパシタンスの両方の半導体検出器で使用できるように設計されています。プリアンプは、吸収される核反応ごとに検出器内で発生した電荷キャリアをステップ関数電圧パルスに変換します。振幅はそのイベントで蓄積された総電荷量に比例します。正バイアス電圧を必要とする検出器で使用する場合、出力は正極性の信号を提供し、時定数約50msで減衰します。
シリコン検出器で2×10-7C/秒、または4.5×106MeV/秒を超えるチャージレート容量が、この高チャージレート容量設計を実証しています。このような高計数率能力を最大限に活用するためには、ミリオンの2020型アンプなど、対応する高計数率能力を有するメインアンプを採用する必要があります。
機能回路図に示すように、第1ステージは、蓄積された電荷に比例した出力電位を生成する演算積分器として機能します。この積分器は、ポール/ゼロトリムネットワークを介して出力バッファーステージに結合されます。特定のユーザーにとって特に重要な機能はプリント回路基板上の取り外し可能なソケット付き抵抗器で、ポール/ゼロ回路を無効にします。 高リーク検出器を使用する低計数率アプリケーションでは、結果として生じる低周波ノイズ帯域幅により、分解能が向上する可能性があります。
プリアンプのノイズ寄与は、わずか2.8keV（FWHM、Si）で、入力キャパシタンスの増加に伴うノイズ増加率は、ピコファラッド当たりわずか10eV（FWHM、Si）です。 変換ゲインは、ユニット内部のプリント回路基板上のジャンパープラグで1MeVあたり9mVまたは1MeV（Si）あたり45mV/Mを選択できます。
さらに、入力回路には保護ネットワークが含まれており、検出バイアスの急激な印加や除去、または検出器の故障によって生じる過渡的な高電圧波形による入力FETの損傷を防止します。必要な電力は、ミリオンのメインアンプから3m対応ケーブルを介して供給されます。
ご質問はありませんか、カスタムソリューションが必要ですか？当社は、お客様の研究をお手伝いします。
